000			06005nam a2200337 a 4500
003			AR-sfUTN
008			170717b ||||| |||| 00| 0 d
020			_a9504366236
040			_cAR-sfUTN
041			_aspa
080			_a004.31/.33 G435 _22000
100	1		_aGinzburg, Mario Carlos _94531
245	1	0	_aAlgebra de boole aplicada a circuitos de computación y codificación de números enteros y reales / _cMario Carlos Ginzburg.
260			_aBuenos Aires: _bBiblioteca Técnica Superior, _c1995
300			_a112 p.
336			_2rdacontent _atexto _btxt
337			_2rdamedia _asin mediación _bn
338			_2rdacarrier _avolumen _bnc
505	8	0	_aCONTENIDO FORMALIZACION DEL ALGEBRA DE BOOLE 1 El álgebra de Boole 1 Postulados de Huntington 1 Conjuntos que verifican los postulados Conjunto de los enteros divisores de 70 2 Algebra de Conjuntos 3 Algebra proposicional 4 Conjunto de contactos tipo "si-no" 5 Conjunto de cables con dos valores de tensión eléctrica 8 Principales teoremas que se deducen de los postulados 8 Cables con dos niveles de tensión 9 Conmutación del nivel de un cable mediante una llave 9 Variables lógicas o "booleanas" 9 Compuertas lógicas 10 Compuerta OR 11 Operación suma lógica 12 Compuerta OR de más de dos entradas 12 Compuerta AND 13 Operación producto lógico 14 Compuertas AND con más de dos entradas 14 Compuerta Inversor 15 Operación negación 15 Doble inversión (negación de negación) 16 Compuerta OR EXCLUSIVA (X-OR) 16 Diagramas temporales de compuertas 17 Compuertas combinadas con Inversores 18 Compuertas con inversores en sus entradas 18 Compuertas con un inversor en su salida 19 Compuerta NOR 19 Compuerta NAND 19 Compuertas NOR y NAND con inversores en sus entradas 20 Definición de función lógica 20 Cuadro de funciones lógicas de dos variables 21 Equivalencia entre funciones lógicas 21 Circuitos con varios tipos de compuertas (Operaciones Negación, OR y AND combinadas) 22 Análisis de un circuito combinacional 22 Síntesis de un circuito a partir de una expresión algebraica 24 Verificación y aplicaciones de propiedades booleanas 25 Cuatro propiedades primeras 25 Propiedades deducibles de las cuatro primeras 28 Principio de Dualidad 31 Función como suma de minitérminos (forma "canónica") 31 Minitérminos 31 Expresión de una función como suma de minitérminos 32 Sumador aritmético de dos números de n bits 34 Sumador-Restador de la UAL 36 Circuito Decodificador 38 Selector de datos/Multiplexor 40 Demultiplexor 41 Generador/Verificador de paridad 42 Memorias ROM 44 Dispositivos combinacionales y secuenciales 47 Memorias blestables ("Flip-Flops") 48 Clasificación de los Flip Flops 48 Funcionamiento de un biestable asincrónico 49 Principio de funcionamiento de un Flip Flop sincrónico "D" tipo "cerrojo" ("latch") 50 Flip flop "maestro-esclavo" ("master-slave") 52 Registros 53 Registro con entradas y salidas en paralelo 53 Registro de Desplazamiento ("Shift Register") 54 Registro universal 56 Circuitos Contadores-Secuenciadores 57 Estructura básica de una RAM estática (SRAM) 59 Estructura básica de una RAM dinámica (DRAM) 60 Esquema de funcionamiento de una DRAM de 64Kx1 60 Estructura básica de una PAL 63 COMPLEMENTO: SIMPLIFICACION CON DIAGRAMAS DE KARNAUGH 67 Estructura del diagrama 67 Obtención de la suma de minitérminos a partir de un diagrama 67 Representación en el diagrama de una suma de minitérminos 68 Minimización de funciones usando el diagrama 69 Introducción al problema de la minimización 69 Alternativas de representación de una función a minimizar en un diagrama 70 Mecanismo de minimización del diagrama para lograr SP mínimas 70 Implicantes primos en la minimización 75 Recapitulación: reglas prácticas para minimizar NUMEROS CODIFICADOS EN EL COMPUTADOR 77 Representación de números enteros (positivos y negativos) usando dígitos de signo 77 Números decimales con dígito de signo 77 Complemento al módulo o "a la base" 78 Números binarios con bit de signo, correspondientes a "integers" (enteros) en lenguajes de alto nivel 79 Suma de binarios enteros representados con bit de signo 82 Indicadores de estado SZVC ("flags") 83 Resta de binarios enteros representados con bit de signo 86 Los Indicadores SZVC en la comparación de números 88 Números binarios fraccionarios 89 Potenciación en cualquier base 90 Representación en punto flotante de números reales declarados como tales en alto nivel 91 Representación estándar para punto flotante del IEEE 92 Codificación y suma en BCD natural 95 Suma de números en SCD natural 95 Decimal (SCD) empaquetado (packed) 96 Recapitulación de las posibles codificaciones de datos numéricos en procesamientos 97 Ejemplos Integradores de conocimientos 99 Formato, rango y precisión de tipos de datos que puede operar la UAL o el coprocesador del 486 101 GENERALIZACIONES-JUSTIFICACIONES DE PROCEDIMIENTOS UTILIZADOS 105 Expresión de un número en potencias de su base 105 Expresión en base diez de un número a partir de su expresión en potencias de otra base 106 Pasaje de base diez a otra operando en la segunda 106 Justificación del método de las divisiones para pasar de base diez a otra 106 Expresión de un número fraccionario en potencias de su base 107 Números fraccionarios en base diez 107 Números fraccionarios en base dos 107 Expresión de un número real en su basa y en base diez 108 Pasaje de un número real decimal a binario 108 Pasaje de un número real binario a hexadecimal 109
650			_aALGEBRA DE BOOLE
650			_aCIRCUITOS LOGICOS
650			_aMEMORIAS
650			_aDEMULTIPLEXOR
650			_aSUMADORES
650			_aDIAGRAMAS DE KARNAUGH
650			_aNUMEROS CODIFICADOS
650			_aCONTADORES
650			_aSECUENCIADORES
942			_cBK _2udc
999			_c10825 _d10825