Arquitectura de computadores : fundamentos e introducción al paralelismo / Pedro de Miguel Anasagasti, Jose Maria Angulo Usategui.

CONTENIDO
Presentación
Introducción a la arquitectura de computadores
1.1. Definiciones
1.2. Estructura clásica del computador
1.3. Influencia de la tecnología en la evolución de la estructura básica de los computadores
1.3.1. Primera etapa
1.3.2. Segunda etapa
1.3.3. Tercera etapa
1.3.4. Cuarta etapa
1.4. Problemática en el desarrollo de la arquitectura de computadores
1.5. La historia de los computadores a través de sus generaciones
1.6. Primera generación (1938 - 1952)
1.7. Segunda generación (1953 - 1962)
1.8. Tercera generación (1963 - 1971)
1.9. Cuarta generación (1972 - 1987)
1.10. Quinta generación (1987)
1.10.1. Supercomputadores de alta velocidad
1.10.2. Computadores de funciones inteligentes
Ejercicios
Sistemas de representación de la información
2.1. Introducción
2.2. Capacidad de representación del computador
2.3. Tipo de representación
2.4. Datos alfanuméricos
2.5. Generalidades sobre los datos numéricos
2.6. Métodos posicionales
2.7. Coma fija sin signo. Binario puro sin signo
2.7.1. Binario puro con signo
2.8. Coma fija con complemento restringido a la base. Complemento a uno
2.9. Coma fija con complemento a la base. Complemento a dos
2.10. Representación en exceso Z
2.11. Formatos de representación decimal
2.12. Coma flotante
2.13. Coma flotante con mantisa entera
2.14. Coma flotante con mantisa fracción. Normalización
2.15. Estándar IEEE P754
2.16. Sistema de residuos
2.17. Códigos de detección de errores
2.18. Códigos de paridad
2.18.1. Paridad vertical simple o a carácter
2.18.2. Paridad horizontal a nivel de bloque
2.18.3. Códigos correctores de paridad entrelazada
2.19. Claves de relación constante
2.20. Códigos polinómicos
2.21. Detección y corrección automática de errores
2.22. Representación de estructuras de datos
Ejercicios
La unidad aritmética y lógica
3.1. Introducción
3.2. Tipos de operadores
3.2.1. Operadores generales y especializados
3.2.2. Operadores combinacionales y secuenciales
3.2.3. Operadores paralelo y serie
3.2.4. Operadores MOS y bipolares
3.3. Las operaciones de la Unidad Aritmética y Lógica
3.4. Operaciones de desplazamiento
3.4.1. Desplazamientos lógicos
3.4.2. Desplazamientos circulares
3.4.3. Desplazamientos aritméticos
3.4.4. Desplazamientos concatenados
3.5. Operaciones lógicas
3.6. Operaciones aritméticas
3.6.1. Cambio de signo
3.6.2. Extensión de signo
3.6.3. Adición y sustración
3.7. Operación de multiplicación
3.7.1. Algoritmo de suma desplazamiento
3.7.2. Algoritmos de sumas y restas
3.7.3. Algoritmo de Booth
3.7.4. Multiplicador rápido
3.8. Operación de división
3.8.1. División con restauración sin signo
3.8.2. División sin restauración sin signo
3.8.3. División con signo
3.9. Unidades Lógico Aritméticas integradas
3.9.1. Unidad Lógico Aritmética 74181
3.9.2. Unidad Aritmética Am 29203
Ejercicios
Memorias
4.1. Introducción
4.2. Evolución histórica
4.3. Niveles de jerarquía
4.4. Utilización práctica de las memorias
4.5. Fundamentos básicos de las memorias
4.5.1. Medio o soporte
4.5.2. Transductor
4.5.3. Mecanismo de direccionamiento
4.6. Características de las memorias
4.6.1. Duración de la información
4.6.2. Modo de acceso
4.6.3. Velocidad
4.6.4. Capacidad o tamaño
4.7. Tipos de dispositivos de almacenamiento para memoria principal
4.8. Memorias de ferrita
4.9. Memorias de película delgada y de hilo plateado
4.10. Memorias de semiconductores
4.10.1. RAM estáticas
4.10.2. RAM dinámicas
4.10.3. Memorias ROM y PROM
4.10.4. EPROM y EEROM
4.11. Líneas de retardo
4.12. Tambor de silicio
4.13. Principales recursos para mejorar las prestaciones de la memoria principal
4.14. Memoria virtual
4.15. Memoria paginada
4.15.1. Método de correspondencia directa
4.15.2. Método de correspondencia asociativa
4.16. Memoria segmentada
4.17. Memoria de segmentos paginados
4.18. Memoria cache o inmediata
4.19. Tipos de memoria cache
4.19.1. Memorias cache de correspondencia directa
4.19.2. Memoria asociativa completa
4.19.3. Memoria cache de asociación de conjuntos
4.19.4. Memoria cache de correspondencia vectorizada
4.20. Protección de la memoria principal
4.20.1. Registros de borde
4.20.2. Cerrojo y clave
4.20.3. Instrucción "TEST AND SET"
Ejercicios
Modos de direccionamiento y repertorio de instrucciones
5.1. Las máquinas de programa almacenado
5.2. Características del lenguaje máquina
5.3. Modos de direccionamiento
5.4. Direccionamiento inmediato
5.5. Direccionamiento directo absoluto
5.6. Direccionamiento directo relativo
5.6.1. Direccionamiento relativo al Contador de Programa
5.6.2. Direccionamiento relativo a registro base
5.6.3. Direccionamiento relativo a registro índice
5.6.4. Direccionamiento a pila
5.7. Direccionamiento indirecto
5.8. Direccionamiento implícito
5.9. Ejemplos reales de modos de direccionamiento
5.9.1. IEEE P 694
5.9.2. Microprocesador 68000
5.9.3. VAX-11
5.10. Características y tipos de instrucciones
5.11. Instrucciones de movimiento o transferencia de datos
5.12. Instrucciones de ruptura de secuencia
5.12.1. Bifurcaciones condicionales
5.12.2. Bifurcaciones con retorno
5.13. Instrucciones aritméticas
5.14. Instrucciones de comparación
5.15. Instrucciones lógicas
5.16. Instrucciones de desplazamiento
5.17. Instrucciones de bit
5.18. Instrucciones de entrada y salida diversas
5.19. Formato de instrucciones
5.20. Características del formato de las instrucciones
5.21. Frecuencia de utilización de las instrucciones
5.22. El Ensamblador
Ejercicios
La unidad de control
6.1. Misión de la Unidad de Control en el computador
6.1.1. La memoria principal
6.1.2. La Unidad Operativa
6.1.3. La Unidad de Control
6.2. Operaciones elementales y microinstrucciones
6.3. Señales de control en un computador elemental
6.3.1. Memoria principal
6.3.2. Unidad Aritmética
6.3.3. Banco de registros
6.3.4. Unidad de Control
6.4. Temporización de las señales de control. Períodos y fases
6.5. Cronogramas en la ejecución de instrucciones
6.5.1. Instrucción ADD
6.6. Diseño de la Unidad de Control
6.7. Unidad de Control en lógica cableada
6.8. Unidad de Control microprogramada
6.8.1. Concepto de microprograma
6.9. Características de la Unidad de Control microprogramada
6.9.1. Secuenciamiento explícito
6.9.2. Secuenciamiento implícito
6.10. Formato de las microinstrucciones
6.11. Estructura completa de la Unidad de Control microprogramada
6.11.1. Microbifurcaciones condicionales
6.11.2. Microbucles y microsubrutinas
6.12. Empleo de varios relojes
6.13. Rupturas de secuencia no programada. Interrupciones y excepciones o cepos
Apéndice: Diseño de una UCP con circuitos integrados SSI y MSI
6A.1. La orientación didáctica del proyecto
6A.2. Funcionamiento básico
6A.3. Bloque Aritmético-Lógico
6A.4. El Contador de Programa
6A.5. El Secuenciador
6A.6. Cronogramas de funcionamiento
6A.7. Modos de direccionamiento y repertorio de instrucciones
6A.7.1. CPL
6A.7.2. SEC
6A.7.3. CLC
6A.7.4. NOP
6A.7.5. JC
6A.7.6. JZ
6A.7.7. SBC
6A.7.8. JMP
6A.7.9. LDA
6A.7.10. ADC
6A.7.11. STA
6A.7.12. AND
6A.7.13. STB
6A.7.14. LDA #
6A.7.15. OR
6A.7.16. MOV A,B
6A.8. Diagramas de conexionado de los circuitos integrados empleados en la construcción de la UCP
Ejercicios
Unidad de entrada y salida
7.1. Generalidades sobre el intercambio de información con el exterior
7.2. Comunicación física entre la UCP y los periféricos
7.3. Entradas y salidas programadas
7.3.1. Seriales de dirección
7.4. Mapa de memoria común
7.5. Señales de datos
7.6. Señales de control
7.6.1. Transferencia síncrona
7.6.2. Transferencia asíncrona o con interbloqueo (diálogo)
7.7. Acceso directo a memoria
7.7.1. Memoria multipuerta
7.7.2. Robo de ciclo
7.8. Control de los periféricos
7.9. Prioridades
7.9.1. Gestión distribuida de prioridades
7.9.2. Gestión de prioridad centralizada
7.10. Descripción detallada del funcionamiento de una operación de Entrada/Salida
7.11. Interrupciones
7.12. Línea de interrupción única
7.13. Líneas de interrupción y aceptación
7.14. Interrupciones vectorizadas
7.15. Prioridades y niveles de interrupción
7.16. Organización de las operaciones de E/S
7.17. Entrada/Salida programada
7.18. Mediante interrupciones
7.19. Interrupciones con controlador inteligente
7.20. Robo de ciclo
7.21. Canales de E/S
7.22. El sistema operativo y las Entradas y Salidas
7.23. Circuitos integrados para el diseño de E/S
7.24. Ejemplos de organización de E/S en máquinas comerciales
7.24.1. PDP-11 y VAX-11
7.24.2. IBM 370
Ejercicios
Buses
8.1. Introducción
8.2. Niveles de especificación de un bus
8.2.1. Nivel mecánico
8.2.2. Nivel eléctrico
8.2.3. Nivel lógico
8.2.4. Nivel de temporización básica
8.2.5. Nivel de transferencia elemental
8.2.6. Nivel de transferencia de bloque
8.3. Buses normalizados
8.4. Paralelismo del bus
8.5. Bus de ciclo partido
8.6. Transferencias síncronas y asíncronas
8.6.1. Transferencia en ciclo completo
8.6.2. Transferencia en ciclo partido
8.7. Control del bus
8.8. Longitud del bus
8.9. Jerarquía de buses
8.9.1. Buses tipo 0
8.9.2. Buses tipo 1
8.9.3. Buses tipo 2
8.9.4. Buses tipo 3
8.9.5. Buses tipo 4
8.9.6. Buses tipo 5
8.10. Detección y tratamiento de errores
Apéndice: La norma de conexión RS-232-C
8A.1. Introducción
8A.2. Especificaciones generales
8A.2.1. Especificación eléctrica
8A.2.2. Especificación lógica
8A.2.3. Especificación mecánica
8A.3. Método de transmisión
8A.4. Protocolo de comunicación
8A.5. Diseño de un interfaz RS-232-C
Ejercicios
Periféricos
9.1. Definición y clasificación de los equipos periféricos
9.2. Periféricos de entrada
9.2.1. Tarjetas y cintas perforadas
9.2.2. Sensores por contacto
9.2.3. Reconocedores de voz
9.2.4. Cámaras de TV
9.2.5. Digitalizadores de dos y tres dimensiones
9.2.6. El ratón
9.2.7. Sistemas para automatizar la entrada de datos al computador
9.3. Periféricos de salida
9.3.1. Impresoras
9.3.2. Impresoras gráficas y plotters
9.3.3. Pantallas de tubo de rayos catódicos
9.3.4. Salidas para microfilm
9.3.5. Sintetizadores de voz
9.3.6. Salida en tres dimensiones
9.4. Periféricos de almacenamiento
9.5. Memorias magnéticas. Fundamentos de la grabación magnética
9.5.1. Medio de grabación magnético
9.5.2. Grabación y lectura. Códigos
9.6. Banda magnética
9.7. Tambores y discos
9.7.1. Formatos
9.7.2. Tiempo de acceso
9.7.3. Velocidad de transferencia
9.8. Memorias de burbujas magnéticas
9.8.1. Principios y tecnología
9.9. Memorias ópticas
Ejercicios
Descripción de la arquitectura de los computadores de la familia "VAX"
10.1. Introducción
10.2. Arquitectura básica del VAX-11/750
10.3. El procesador central
10.3.1. Unidad Operativa
10.3.2. Memoria cache
10.3.3. Buffer de conversión de direcciones
10.3.4. Relojes
10.3.5. Buffer de prebúsqueda de instrucciones
10.3.6. Unidad de control de diagnóstico (WDCS)
10.3.7. Registros generales
10.3.8. Doble Palabra de Estado del Procesador (PSL)
10.3.9. Memoria de Control del Usuario
10.4. Estructura de los procesos
10.4.1. Excepciones asíncronas del sistema (AST)
10.5. La memoria principal
10.5.1. Memorias ROM para el control de los periféricos
10.6. Operaciones básicas de la memoria principal
10.6.1. Lectura
10.6.2. Escritura de doble palabra
10.6.3. Escritura de byte y palabra
10.7. Registros de control y estado
10.8. Espacio de la memoria
10.8.1. Espacio de direccionamiento virtual
10.8.2. Código de protección
10.9. La traducción de las direcciones
10.9.1. Traducción de direcciones del espacio del sistema
10.9.2. Traducción de direcciones del espacio del proceso
10.10. Subsistema de Entradas y Salidas. El bus "UNIBUS"
10.10.1. Adaptador de UNIBUS
10.11. El MASSBUS
10.12. Tipos de datos admitidos por las instrucciones del VAX-11
10.13. El formato del código máquina de las instrucciones
10.14. Los operadores
10.15. Modos de direccionamiento
10.15.1. Modo inmediato o literal
10.15.2. Modo absoluto
10.15.3. Modo bifurcación
10.15.4. Modo registro
10.15.5. Modo indexado
10.15.6. Modo indirecto
10.16. Un breve recorrido por el repertorio de instrucciones
10.16.1. Instrucciones con números enteros y en coma flotante
10.16.2. Instrucciones aritméticas
10.16.3. Instrucciones lógicas y de movimiento
10.16.4. Instrucciones de cadenas de caracteres
10.16.5. Instrucciones para el tratamiento de campos de bits de longitud variable
10.16.6. Instrucciones de manejo de registros
10.16.7. Instrucciones para las bifurcaciones y los bucles
10.16.8. Instrucciones de manejo de subrutinas
10.16.9. Instrucciones de llamada y retorno a procedimientos
10.17. Ampliación de la gama de computadores VAX
10.17.1. Implementaciones de la arquitectura VAX en tecnología VLSI
Ejercicios
Computadores de altas prestaciones
11.1. El reforzamiento del paralelismo y el aumento de la velocidad de procesamiento
11.2. Clasificación de las arquitecturas de computador propuesta por Flynn
11.3. Clasificación comercial de los computadores
11.4. Introducción y concepto de la técnica de segmentación
11.4.1. Estructura y tipos de cadenas
11.4.2. Parones y choques en la cadena
11.4.3. Memorias entrelazadas
11.4.4. Los parones en la secuencia de instrucciones
11.4.5. La segmentación en la Unidad de Control microprogramada
11.5. Computadores vectoriales
11.5.1. Arquitectura del Cray-1
11.6. Computadores array
11.6.1. Arquitectura del computador AP-120B
11.7. Arquitectura SIMD: Procesadores matriciales y asociativos
11.7.1. Procesadores matriciales
11.7.2. Procesadores asociativos
11.8. Multiprocesadores o computadores MIMD
11.8.1. Multiprocesador S-1
11.8.2. Procesadores sistólicos
11.9. Computadores inteligentes de la quinta generación
11.9.1. Requerimientos de los computadores inteligentes
11.9.2. Estructura de los computadores de la quinta generación
11.10. Máquinas de flujo de datos
Ejercicios
Tendencias actuales en la arquitectura de microprocesadores
12.1. Evolución de los microprocesadores
12.2. Orientación de los microprocesadores de 32 bits
12.2.1. Capacidad para soportar lenguajes de alto nivel
12.2.2. Espacio de memoria de grandes dimensiones
12.2.3. Posibilidad de implantación de sistemas multitarea y multiusuario
12.3. Un digno precursor: el microprocesador 80286
12.3.1. Diagrama de conexiones
12.3.2. Registros
12.4. Modos de trabajo
12.4.1. Modo real, compatible con el 8086
12.4.2. Modo protegido
12.5. Multitarea
12.6. Protección y niveles de privilegio
12.6.1. Puertas de llamada
12.7. Interrupciones y excepciones
12.8. Análisis resumido del sistema lógico del 80286
12.8.1. Modos de direccionamiento
12.8.2. Juego de instrucciones
Ejercicios
Teleinformática
13.1. Introducción
13.1.1. Redes de Area Local (LAN)
13.1.2. Redes Públicas o de Largo Alcance
13.1.3. Red Digital de Servicios Integrados (RDSI)
13.2. El modelo OSI
13.3. Medios para la transmisión de datos
13.4. La Transmisión
13.4.1. Banda Base, Banda Ancha y Banda Portadora
13.4.2. Modulación
13.5. Codificación de datos y sincronización
13.6. Redes
13.6.1. Red Punto a Punto y Red Multipunto
13.6.2. Escrutinio o polling
13.7. Multiplexado y concentración
13.8. Técnicas de acceso al medio
13.9. Nivel de datos. Las tramas
13.9.1. Detección y control de errores
13.9.2. Corrección de errores
13.10. Nivel de red: Topologías
13.11. La norma X.25
Bibliografía
Indice alfabético