Principios de arquitectura de computadoras / Miles J. Murdocca, Vicent P. Heuring.

CONTENIDO
Prólogo
1. Introducción
1.1 Planteo general
1.2 Una historia breve
1.3 El modelo von Neumann
1.4 El modelo de interconexión a través de bus
1.5 Niveles de máquina
1.5.1 Compatibilidad "hacia arriba"
1.5.2 Los niveles
1.6 Un sistema de computación típico
1.7 Organización de la obra
1.8 Estudio de un caso: ¿Qué le ocurrió a las supercomputadoras?
Resumen
Para lectura posterior
Problemas
2. Representación de la información
2.1 Introducción
2.2 Números de punto fijo
2.2.1 Rango y precisión en números de punto fijo
2.2.2 La ley asociativa del álgebra no siempre funciona en la computadora
2.2.3 Sistemas de numeración posicionales
2.2.4 Conversión entre sistemas
2.2.5 Una primera mirada a la aritmética de las computadoras
2.2.6 Números signados en formato de punto fijo
2.2.7 Decimal codificado en binario
2.3 Formato de representación en punto flotante
2.3.1 Rango y precisión en números de punto flotante
2.3.2 La normalización y el esquema de bits implícitos
2.3.3 Representación de números de punto flotante dentro de la computadora. Introducción
2.3.4 Errores en la representación de punto flotante
Ejemplo
2.3.5 La norma de representación IEEE 754
2.4 Estudio de un caso: una falla en un misil defensivo Patriot causada por una pérdida de precisión
2.5 Códigos alfanuméricos
2.5.1 El conjunto de caracteres ASCII
2.5.2 El conjunto de caracteres EBCDIC
2.5.3 El código UNICODE
Resumen
Para lectura posterior
Problemas
3. Aritmética
3.1 Introducción
3.2 Suma y resta en punto fijo
3.2.1 Suma y resta en la representación de complemento a dos
3.2.2 Implementación circuital de sumadores y restadores
3.2.3 Suma y resta en representación de complemento a uno
3.3 Producto y cociente en punto fijo
3.3.1 Multiplicación de números sin signo
3.3.2 División sin signo
3.3.3 Producto y cociente signados
3.4 Aritmética de punto flotante
3.4.1 Suma y resta en formato de punto flotante
3.4.2 Producto y cociente en formato de punto flotante
3.5 Aritmética de alto rendimiento
3.5.1 Suma de alto rendimiento
3.5.2 Producto de alto rendimiento
3.5.3 División de alto rendimiento
3.5.4 Cálculo residual
Ejemplo. Sumador de alto rendimiento para palabras largas
3.6 Estudio de un caso: calculadora que utiliza el sistema decimal codificado en binario
3.6.1 La calculadora HP9100A
3.6.2 Suma y resta de números codificados en BCD
3.6.3 Suma y resta en BCD punto flotante
Resumen
Para lectura posterior
Problemas
4. La arquitectura de programación
4.1 Componentes circuitales de la arquitectura de programación
4.1.1 Una revisión del modelo de bus
4.1.2 Memoria
4.1.3 La unidad central de proceso (CPU)
4.2 ARC, una computadora RISC
4.2.1 Memoria en ARC
4.2.2 El conjunto de instrucciones ARC
4.2.3 Formato del lenguaje simbólico de ARC
4.2.4 Formatos de instrucción en ARC
4.2.5 Formatos de datos en ARC
4.2.6 Descripción de las instrucciones de ARC
4.3 Directivas (seudo operaciones)
4.4 Ejemplos de programación en lenguaje ensamblador
4.4.1 Variantes en las arquitecturas y en los direccionamientos
4.4.2 Eficiencia de las arquitecturas de programación
4.5 El acceso a la información en la memoria. Modos de direccionamiento
4.6 Acceso a subrutinas y pilas
4.7 Entrada y salida en lenguaje simbólico
4.8 Estudio de un caso: la arquitectura de programación de la máquina virtual Java
Resumen
Para lectura posterior
Problemas
5. Los lenguajes y la máquina
5.1 El proceso de compilación
5.1.1 Los pasos de la compilación
5.1.2 La especificación del mapeo
5.1.3 Cómo convierte el compilador los tres tipos de instrucciones al código ensamblador
5.1.4 Movimiento de datos
5.1.5 Instrucciones aritméticas
5.1.6 Control de secuencia
5.2 El proceso de ensamblado
5.2.1 El proceso de ensamblado y los ensambladores de dos pasadas
5.2.2 El proceso de ensamblado y la tabla de símbolos
5.2.3 Tareas finales del programa ensamblador
5.2.4 Ubicación de programas en memoria
5.3 Enlace y carga
5.3.1 Enlace (linking)
5.3.2 Carga
Ejemplo de programación
5.4 Macroinstrucciones (Macros)
5.5 Estudio de un caso: extensiones al juego de instrucciones - Las instrucciones SIMD Intel MMX TM y Motorola Altivez TM
5.5.1 Fundamentos
5.5.2 Las arquitecturas básicas
5.5.3 Registros vectoriales
5.5.4 Operaciones de aritmética vectorial
5.5.5 Operaciones de comparación de vectores
5.5.6 Conclusiones de los casos de estudio
Resumen
Para lectura posterior
Problemas
6. Trayecto de datos y control
6.1 Fundamentos de la microarquitectura
6.2 Una microarquitectura para ARC
6.2.1 El trayecto de datos
6.2.2 La sección de control
6.2.3 Temporización
6.2.4 El desarrollo del microprograma
Ejemplo
6.2.5 Traps e interrupciones
6.2.6 Nanoprogramación
6.3 Control cableado
Ejemplo
6.4 Estudio de un caso: el lenguaje de descripción de hardware VHDL
6.4.1 Antecedentes
6.4.2 ¿Qué es VHDL?
6.4.3 La función mayoría y su descripción en lenguaje VHDL
6.4.4 Sistema lógico de nueve valores
Resumen
Para lectura posterior
Problemas
7. Memoria
7.1 Las jerarquías de la memoria
7.2 Memoria de acceso aleatorio
7.3 Organización de un circuito integrado
7.3.1 Construcción de una memoria grande a partir de memorias pequeñas
7.4 Módulos comerciales de memoria
7.5 Memoria de lectura
7.6 Memoria cache
7.6.1 Memoria cache de asignación asociativa
7.6.2 Memoria cache de asignación directa
7.6.3 Asignación asociativa por conjuntos de la memoria cache
7.6.4 Rendimiento de la memoria cache
7.6.5 Tasas de acierto y tiempos de acceso
7.6.6 Memorias cache multinivel
7.6.7 Administración de la memoria cache
7.7 Memoria virtual
7.7.1 Superposiciones (overlays)
7.7.2 Paginación
7.7.3 Segmentación
7.7.4 Fragmentación
7.7.5 Memoria virtual versus memoria cache
7.7.6 El buffer de traducción anticipada (Translation Lookaside Buffer - TLB)
7.8 Temas avanzados
7.8.1 Árboles decodificadores
7.8.2 Decodificadores para memorias de acceso aleatorio muy grandes
7.8.3 Memorias de direccionamiento por contenido (asociativas)
Ejemplo de diseño de una memoria: memoria RAM de doble puerto
7.9 Estudio de un caso: la memoria Rambus
7.10 Estudio de un caso: el sistema de memoria Pentium de Intel
Resumen
Para lectura posterior
Problemas
8. Entrada y salida
8.1 Arquitecturas de un único bus
8.1.1 Estructura de bus, protocolos y control
8.1.2 Frecuencias de reloj en el bus
8.1.3 El bus sincrónico
8.1.4 El bus asincrónico
8.1.5 Arbitraje del bus. Maestros y esclavos
8.2 Arquitecturas de bus basadas en puentes
8.3 Metodologías de comunicación
8.3.1 Entrada-salida programada
8.3.2 Entrada-salida administrada por interrupciones
8.3.3 Acceso directo a memoria
8.4 Estudio de un caso: comunicaciones en la arquitectura Pentium de Intel
8.4.1 El reloj del sistema, el reloj del bus y las velocidades del bus
8.4.2 Direcciones, datos, memoria y entrada-salida
8.4.3 Las palabras de datos no requieren alineación forzada
8.4.4 Ciclos de bus en la familia Pentium
8.4.5 Ciclos de bus de lectura y escritura de memoria
8.4.6 El ciclo de bus de lectura por bloques (burst)
8.4.7 Retención del bus para admitir pedidos de bus por parte de otro maestro
8.4.8 Velocidades de transferencia de datos
8.5 Almacenamiento masivo
8.5.1 Discos magnéticos
8.5.2 Cintas magnéticas
8.5.3 Tambores magnéticos
8.5.4 Discos ópticos
Ejemplo: tiempo de transferencia de un disco rígido
8.6 Dispositivos de entrada
8.6.1 Teclados
8.6.2 Tabletas digitalizadoras
8.6.3 Ratones y trackballs
8.6.4 Lápices ópticos y pantallas sensibles al tacto
8.6.5 Palancas de control (joysticks)
8.7 Dispositivos de salida
8.7.1 Impresoras láser
8.7.2 Pantallas de video
Resumen
Para lectura posterior
Problemas
9. Comunicaciones
9.1 Módems
9.2 Medios de transmisión
9.2.1 Líneas bipolares abiertas
9.2.2 Líneas de par trenzado
9.2.3 Cable coaxial
9.2.4 Fibra óptica
9.2.5 Satélites
9.2.6 Microondas terrestres
9.2.7 Radio
9.3 Arquitectura de redes: redes de área local
9.3.1 El modelo OSI
9.3.2 Topologías
9.3.3 Transmisión de datos
9.3.4 Puentes (bridges), encaminadores (routers) y puentes de enlace (gateways)
9.4 Errores de comunicación y códigos correctores de errores
9.4.1 Tasa de error
9.4.2 Detección y corrección de errores
9.4.3 Control de redundancia vertical
9.4.4 Control de redundancia cíclica
Ejemplo: corrección de dos errores
9.5 Arquitectura de redes: Internet
9.5.1 El modelo Internet
9.5.2 Revisión de puentes, encaminadores y conmutadores
9.6 Estudio de un caso: modo asincrónico de transferencia
9.6.1 Transferencia sincrónica contra transferencia asincrónica
9.6.2 ¿Qué es el modo asincrónico de transferencia?
9.6.3 Arquitectura de una red ATM
9.6.4 Perspectivas de ATM
Resumen
Para lectura posterior
Problemas
10. Avances en la arquitectura de computadoras
10.1 Análisis cuantitativo de la ejecución de un programa
10.1.1 Análisis cuantitativo del rendimiento
Ejemplo: cálculo del aumento de velocidad en un nuevo conjunto de instrucciones
10.2 De CISC a RISC
10.3 Segmentación del trayecto de datos
10.3.1 Instrucciones aritméticas, de salto y de acceso a memoria
10.3.2 Segmentación de las instrucciones
10.3.3 Cómo mantener ocupada la estructura
Ejemplo: análisis de la eficiencia de una estructura segmentada
10.4 Superposición de ventanas de registros
Ejemplo: código compilado para ventanas superpuestas y saltos retardados
10.5 Máquinas con instrucciones múltiples (superescalares). El PowerPC 601
10.6 Estudio de un caso: el procesador PowerPC como arquitectura superescalar
10.6.1 La arquitectura de programación del PowerPC 601
10.6.2 La arquitectura de hardware del PowerPC 601
10.7 Máquinas con palabra muy larga de instrucción
10.8 Estudio de un caso: la arquitectura Intel IA-64 (Merced)
10.8.1 Antecedentes: la arquitectura CISC 80x86
10.8.2 El procesador Merced: una arquitectura EPIC
10.9 Arquitecturas paralelo
10.9.1 La taxonomía de Flynn
10.9.2 Redes de interconexión
Ejemplo: red estrictamente no bloqueante
10.9.3 Asignación de un algoritmo a una arquitectura paralelo
10.9.4 Paralelismo de grano fino. La arquitectura CM-1
10.9.5 Paralelismo de grano grueso: CM-5
10.10 Estudio de un caso: el procesamiento paralelo en Sega Génesis
10.10.1 La arquitectura Sega Génesis
10.10.2 Operación de Sega Génesis
10.10.3 Programación de Sega Génesis
Resumen
Para lectura posterior
Problemas
A. Lógica digital
A.1 Introducción
A.2 Lógica combinatoria
A.3 Tablas de verdad
A.4 Compuertas lógicas
A.4.1 Implementación electrónica de la lógica
A.4.2 Buffers de tres estados
A.5 Propiedades del álgebra de Boole
A.6 Representación en suma de productos y diagramas lógicos
A.7 La forma producto de sumas
A.8 Lógica positiva o lógica negativa
A.9 La hoja de datos
A.10 Componentes digitales
A.10.1 Niveles de integración
A.10.2 Multiplexores
A.10.3 Demultiplexores
A.10.4 Decodificadores
A.10.5 Codificadores de prioridad
A.10.6 Matrices lógicas programables
Ejemplo: un sumador con arrastre serie
A.11 Lógica secuencial
A.11.1 El circuito biestable (flip flop) S
A.11.2 El flip flop S-R sincrónico
A.11.3 El flip flop D y la configuración maestro-esclavo
A.11.4 Flip flops J-K y T
A.12 Diseño de máquinas de estado
Ejemplo: un detector de secuencia
Ejemplo: un controlador para una máquina expendedora
A.13 El modelo Mealy y el modelo Moore
A.14 Registros
A.15 Contadores
Resumen
Para lectura posterior
Problemas
B. Simplificación de circuitos lógicos
B.1 Reducción de lógica combinatoria y de lógica secuencial
B.2 Reducción de las expresiones de dos niveles
B.2.1 El método algebraico
B.2.2 El método de los mapas K
B.2.3 El método tabular
B.2.4 Simplificación lógica: su efecto sobre la velocidad y la eficiencia
B.3 Reducción de estados
B.3.1 El problema de la asignación de estados
Ejemplo de reducción: un detector de secuencia
B.3.2 Tablas de transiciones
Ejemplo de tabla de transiciones: un detector de mayoría
Resumen
Para lectura posterior
Problemas
Indice analítico