Diseño digital / John F. Wakerly.

CONTENIDO
1. Sistemas numéricos y códigos 2
Sistemas numéricos posicionales 2
Números octales y hexadecimales 3
Conversiones entre sistemas numéricos posicionales 5
Suma y resta de dos números no decimales 7
Representación de números negativos 10
Representación de magnitud y signo
Sistema numérico en complemento
Representación en complemento a la base
Representación en complemento a dos
Representación en complemento a la base disminuida
Suma y resta en complemento a dos 15
Reglas de la suma
Una representación gráfica
Desborde
Reglas de la resta
Números binarios en complemento a dos y sin signo
Suma y resta en complemento a uno 20
Multiplicación binaria 22
División binaria 24
Códigos binarios de números decimales 24
Código Gray 27
Códigos de caracteres 29
Códigos para acciones, condiciones y estados 30
Cubos-n y distancia 33
Códigos para detectar y corregir errores 35
Códigos detectores de errores
Códigos para corrección de errores y detección de errores múltiples
Códigos de Hamming
Códigos bidimensionales
Códigos de suma de verificación
Códigos m de n
Códigos para transmisión y almacenamiento de datos en serie 44
Datos en paralelo y en serie
Códigos de línea en serie 48
2. Circuitos digitales 54
Señales y compuertas lógicas 55
Diodos 57
Logica de diodos 60
Transistores de unión bipolar 63
Inversores lógicos 66
Diseño eléctrico de un inversor lógico 69
Fuente de alimentación y niveles lógicos
Erección de las resistencias
Máximo número de salidas
Tiempo de transición
Tiempo de propagación a transistor resistencia (RTL) 79
Número máximo de entradas
Lógica de transistor diodo (OTL) 81
Lógica transistor-transistor (TTL) 84
Compuerta NAND TTL básica
Niveles lógicos y márgenes de ruido
Número máximo de compuertas a la salida
Efectos de la carga
Entradas no usadas tipos de compuertas TTL 94
Compuertas NOR
Compuertas AND-OR-INVERSOR
Compuertas no inversoras estructuras de entrada y salida TTL 98
Entradas de disparo Schmitt
Salidas Darlington
Salidas de colector abierto
Lógica alambrada
Salidas de tres estados
Familias TTL 109
Primeras familias TTL
Transistores Schottky
Familias TTL Schottky
Características de las familias TTL
Lógica en modo de corriente (CML) 115
El circuito CML básico La familia ECL de 10K
La familia ECL de 100K
Lógica semiconductora de óxido metálico (MOS) 122
Transistores MOS
Inversores y compuertas NMOS
Lógica MOS complementaria (CMOS) 125
Circuito CMOS básico
Niveles lógicos y márgenes de ruido
Consumo de energía
Número máximo de compuertas a la salida
Compuertas CMOS NAND y NOR
Número máximo de terminales de la entrada a la compuerta
Familias CMOS
Interfase CMOS/TTL
Circuitos integrados 135
IC de aplicación específica (ASICS) 140
3. Principios de diseño de lógica combinacional 150
Algebra de conmutación 151
Axiomas
Teoremas de una sola variable
Teoremas de dos y tres variables
Teoremas de n variables
Dualidad
Representaciones estándar de funciones lógicas
Análisis de circuitos combinacionales 166
Síntesis de circuitos combinacionales 171
Descripción de diseño y circuitos
Manipulaciones de circuitos
Minimización de circuitos combinacionales
Mapas de Karnaugh
Minimización de sumas de productos
Simplificación de productos de sumas
Combinaciones de entrada no importa
Minimización de salida múltiple
Métodos de minimización programada 195
Representación de términos producto
Búsqueda de implicantes primos al combinar términos producto
Búsqueda de implicantes primos mediante consenso iterativo
Búsqueda de cobertura mínima con tablas de implicantes primos
Búsqueda de una cobertura mínima por consenso iterativo
Otros métodos de minimización
Riesgos temporizados 210
Riesgos estáticos
Búsqueda de riesgos estáticos con mapas
Riesgos dinámicos
Como diseñar circuitos libres de riesgos
4. Prácticas de diseño lógico combinacional 226
Estándares de documentación 227
Diagrama de bloques
Símbolos de compuertas
Nombres de señales y niveles activos
Niveles activos de las terminales
Diseño lógico de inversión a inversión
Cómo dibujar una tarjeta
Canales Información esquemática adicional
Símbolos estándar IEEE
El tiempo en los circuitos 244
Diagramas de tiempo
Tiempo de propagación
Decodificadores 250
Decodificadores binarios
Nombre de terminales y señales para elementos de mayor escala
El decodificador dual 74LS139 de 2 a 4
El decodificador 74LS138 de 3 a 8
Decodificadores binarios en cascada
Decodificadores binarios como generadores de mini términos
Decodificadores de siete segmentos
Símbolos estándar IEEE
Registros de tres estados 266
Registros de tres estados SSI y MSI estándar
Símbolos estándar IEEE
Decodificadores 276
Codificadores de prioridad
El codificador de prioridades 74LS148
Símbolos estándar IEEE
Multiplexores 283
Multiplexores estándar MSI
Expansión de multiplexores
Los multiplexores como generadores de funciones
Multiplexores, de multiplexores y canales o buses
Símbolos IEE estándar
Compuertas OR EXCLUSIVAS y circuitos de paridad 297
Compuertas OR EXCLUSIVAS y compuertas NOR EXCLUSIVAS
Circuitos de paridad
El generador de paridad de 9 bits 74LS280
Aplicaciones de la verificación de paridad
Los símbolos estándar IEEE
Comparadores 304
Estructura del comparador
Circuitos iterativos
Un circuito comparador iterativo
Comparadores estándar MSI
Símbolos IEEE estándar
Sumadores, restadores y ALU 310
Medio sumador y sumador completo
Sumadores de propagación
Restadores
Sumadores con acarreo anticipado
Sumadores MSI
Aritmética MSI y unidades lógicas (ALU)
Acarreo anticipado en grupo
Símbolos estándar IEEE
Multiplicadores combinacionales 327
Diseño lógico combinacional con funciones MSI 331
Objetivos del diseño
Uso de funciones MSI para lógica aleatoria
Funciones cuasi MSI
Cómo encontrar las funciones MSI en problemas más grandes
Principios de diseño lógico secuencia 355
Elementos biestables 357
Análisis digital
Análisis analógico
Comportamiento metaestable
Biestables y Flip Flops 360
El biestable S-R
El biestable /S-/R
El biestable S-R con habilitación
El biestable D
El flip flap D disparado por flanco
El flip flap S-R maestro/esclavo
El flip flap J-K maestro/esclavo
El flip flap J-K disparado por flanco
El flip flap T
Ecuaciones características
Analisis de máquinas de estado sincronizadas por reloj 375
Estructura de la máquina de estados
Análisis de máquinas de estado con flip flops D
Análisis de máquinas de estados con flip flops J-K
Diseño de máquinas de estados sincronizadas con reloj 388
Diseño de la tabla de estados
Minimización de estados
Asignación de estados
Síntesis con flip flops D
Síntesis con flip flops J-KMás ejemplos de diseño con flip flops D
Circuitos secuenciales retroalimentados 409
Análisis
Cómo analizar circuitos con múltiples lazos de retroalimentación
Carreras
Las tablas de estado y las tablas de flujo
Comentarios
Diseño de circuitos secuenciales retroalimentados 420
Biestables
Diseño de tablas de flujo en modo fundamental
Minimización de la tabla de flujo
Asignación de estado libre de carrera
Ecuaciones de excitación
Riesgos esenciales
6. Practicas de diseño lógico secuencial 446
Estándares para la documentación de circuitos esenciales 447
Requisitos generales
Símbolos lógicos
Descripciones de las máquinas de estados
Diagramas de tiempo y especificaciones tables y flip flops 451
Biestables y flip flops SSI
Interruptor sin rebote
Registros y biestables de varios bits
Símbolos estándar IEEE
Contadores 459
Contadores de propagación
Contadores sincrónicos
Contadores MSI y aplicaciones
Decodificación de los estados del contador binario
Símbolos estándar IEEE
Registros de corrimiento 475
Estructura del registro de corrimiento
Registros de corrimiento MSI
La aplicación de registro de corrimiento más grande del mundo
Conversión serie/paralela
Contadores de registro de corrimiento
Contadores de anillo
Contadores Johnson
Contadores de registro de corrimiento con retroalimentación lineal
Símbolos estándar IEEE
Circuitos combinacionales iterativos vs. circuitos secuenciales 497
Diseño práctico de máquinas de estados 500
Diseño ad hoc
Diseño de máquinas de estados con diagramas de estados
Diseño de máquinas de estado con diagramas ASM
Síntesis de máquinas de estados a partir de las listas de transición
Ecuaciones de transición
Ecuaciones de excitación
Variaciones del esquema
Otro ejemplo
Estados no usados
Asignación de códigos de estados de salida
Codificación de estados no importa
Otros enfoques para el diseño de las máquinas de estados 527
Contadores MSI y registros de corrimiento como máquinas de estados
Descomposición de las máquinas de estados
Metodología de diseño sincrónico 533
Estructura de un sistema sincrónico
Ejemplo de diseño de un sistema sincrónico
Desfasamiento del reloj
Adecuación del reloj
Entradas asincrónicas
Fallas del sincronizador y estimación de la metaestabilidad 547
Fallas del sincronizador
Tiempo de resolución de la metaestabilidad
Diseño de un sincronizador confiable
Análisis de la sincronización metaestable
Mejores sincronizadores
Otros diseños de sincronizadores
Flip flops raramente metaestables
7. Dispositivos lógicos programales 567
Memoria de sólo lectura 568
Uso de las ROM para funciones lógicas combinacionales
Estructura interna de la ROM
Decodificación bidimensional
Tipos de ROM comerciales
Entradas de control y tiempos de la ROM
Aplicaciones ROM
PLD combinacionales 589
Arreglos lógicos programables (PLA)
ROM vs. PLA
Dispositivos de lógica de arreglo programable (PAL)
El lenguaje de programación ABEL
Polaridad de la señal
Lógica de dos pasos
Aplicaciones de PLD combinacionales
Conjuntos y relaciones
Otra aplicación PLD combinacional
Otros PLD combinacionales y otras aplicaciones
Control de salida de tres estados
Biestables
PLD secuenciales 618
PLD de registro estándar
Especificaciones de tiempos para PLD
Aplicaciones de los PLD de registro
Diseño de contadores binarios con PLD registros
Diseño de contadores con PLD de la serie X
Salidas en cascada y de acarreo
Ejemplo de diseño con la serie X
Diseño de máquinas de estados con PLD secuenciales 637
Tiempos y empaquetado de máquinas de estado basadas en PLD
Síntesis de máquinas de estados basadas en PLD mediante listas de transición
Diseño con un lenguaje de descripción de máquinas de estado
Controlador de luces para el peor tráfico del mundo
Memoria de lectura/escritura 648
Estructura de la RAM estática básica
RAM estáticas estándar
RAM dinámica
8. Temas adicionales del mundo real 671
Herramientas de ingeniería asistidas por computadora 671
Captura de esquemas
Análisis y simulación del circuito
Lenguajes para la descripción de hardware
Diseños con capacidad de verificación 677
Pruebas
Pruebas en circuito y con soporte de clavos
Métodos de barrido
Estimación de la confiabilidad del sistema digital 683
Tasa de fallas
Confiabilidad y MTBF
Confiabilidad del sistema
Líneas de transmisión, reflexiones y terminaciones 688
Teoría básica de línea de transmisión interconexiones de señales lógicas como líneas de transmisión
Indice