Organización de computadoras : un enfoque estructurado / Andrew S. Tanenbaum.

CONTENIDO
1 INTRODUCCION
1.1. LENGUAJES, NIVELES Y MAQUINAS VIRTUALES 4
1.2. MAQUINAS MULTINIVEL ACTUALES 4
1.3. EVOLUCION HISTORICA DE LAS MAQUINAS MULTINIVEL 8
1.4. HARDWARE, SOFTWARE Y MAQUINAS MULTINIVEL 12
1.5. CRONOLOGIA HISTORICA DE LA ARQUITECTURA DE COMPUTADORAS 14
1.5.1. La generación cero - computadoras mecánicas (1642-1945) 16
1.5.2. La primera generacion - bulbos (1945-1955)18
1.5.3. La segunda generacion - transistores (1955-1965) 21
1.5.4. La tercera generacion - circuitos integrados (1965-1980) 23
1.5.5. La cuarta generacion - computadoras personales y VLSI (1980-1998) 25
1.5.6. La familia Intel 27
1.5.7. La familia Motorola 29
1.6. PLAN DEL LIBRO 31
2 ORGANIZACION DE LAS COMPUTADORAS 35
2.1. PROCESADORES 35
2.1.1. Ejecución de las instrucciones 36
2.1.2. Organización de la unidad central de procesos (CPU) 39
2.1.3. Ejecución de instrucciones en paralelo 40
2.2. MEMORIA 45
2.2.1. Bits 45
2.2.2. Direcciones de memoria 46
2.2.3. Ordenamiento de bytes 48
2.2.4. Códigos de corrección de errores 50
2.2.5. Memoria secundaria 54
2.3. DISPOSITIVOS DE ENTRADA/SALIDA 61
2.3.1. Terminales 65
2.3.2. Modems 69
2.3.3. Ratones 74
2.3.4. Impresoras 76
2.3.5. Códigos de caracteres 80
2.4 RESUMEN 80
3 EL NIVEL DE LOGICA DIGITAL 86
3.1. COMPUERTAS Y ALGEBRA BOOLEANA 86
3.1.1 Compuertas 87
3.1.2. Algebra booleana 89
3.1.3. Implementaron de funciones booleanas 91
3.1.4. Equivalencia entre circuitos 94
3.2. CIRCUITOS DIGITALES BASICOS 98
3.2.1. Circuitos integrados 98
3.2.2. Circuitos combinacionales 101
3.2.3. Circuitos aritméticos 107
3.2.4. Relojes 110
3.3. MEMORIA 113
3.3.1. Biestables 113
3.3.2. Flip-flops y registros 116
3.3.3. Organización de las memorias 119
3.3.4. Propiedades de las memorias 122
3.4. MICROPROCESADORES Y BUSES 125
3.4.1. Microprocesadores 125
3.4.2. Buses de computadora 128
3.4.3. Buses síncronos 130
3.4.4. Buses asíncronos 134
3.4.5. Arbitraje del bus 135
3.4.6 Manejo de interrupciones 139
3.5 EJEMPLOS DE MICROPROCESADORES 141
3.5.1. Los microprocesadores Intel 8088/80286/80386 141
3.5.2. Los microprocesadores Motorola 68000/68020/68030 150
3.5.3. Comparación entre los microprocesadores 80386 y 68030 153
3.6. EJEMPLOS DE BUSES 154
3.6.1. El bus de la IBM PC 154
3.6.2. El bus de la IBM PC/AT 160
3.6.3. El bus VME 161
3.7. INTERCONEXION 170
3.7.1. Chips de E/S 170
3.7.2. Decodificación de direcciones 171
3.8. RESUMEN 175
4 EL NIVEL DE MICROPROGRAMACION 181
4.1. REPASO SOBRE EL NIVEL DE LOGICA DIGITAL 182
4.1.1. Registros 182
4.1.2. Buses 183
4.1.3. Multiplexores y decodificadores 185
4.1.4. Unidades aritméticas y lógicas y registros de corrimiento 186
4.1.5. Relojes 187
4.1.6. Memoria principal 188
4.1.7. Encapsulado de los componentes 189
4.2. UNA MICROARQUITECTURA TIPICA 191
4.2.1. La trayectoria de datos 191
4.2.2. Microinstrucciones 193
4.2.3. Cronología de las microinstrucciones 196
4.2.4. Secuencia de las microinstrucciones 199
4.3. UNA MACROARQUITECTURA TIPICA 200
4.3.1. Pilas 200
4.3.2. El juego de macroinstrucciones 204
4.4. MICROPROGRAMACION: UN EJEMPLO 208
4.4.1. El lenguaje microensamblador 208
4.4.2. El ejemplo de microprograma 210
4.4.3. Observaciones sobre el microprograma 214
4.4.4. Perspectivas 215
4.5. EL DISENO DEL NIVEL DE MICROPROGRAMACION 216
4.5.1. Microprogramación horizontal frente a microprogramación vertical 216
4.5.2. Nanoprogramación 224
4.5.3. Mejora del rendimiento 226
4.5.4. Procesamiento en línea (pipeline) 229
4.5.5. Memoria Cache 234
4.6. EJEMPLOS DEL NIVEL DE MICROPROGRAMACION 241
4.6.1. La microarquitectura del Intel 8088 241
4.6.2. La microarquitectura del Motorola 68000 246
4.7. RESUMEN 251
5 EL NIVEL DE MAQUINA CONVENCIONAL 257
5.1. EJEMPLOS DEL NIVEL DE MAQUINA CONVENCIONAL 257
5.1.1. La familia Intel 8088/80286/80386 258
5.1.2. La familia Motorola 68000/68020/68030 273
5.1.3. Comparación de los microprocesadores 80386 y 68030 280
5.2. FORMATOS DE INSTRUCCION 281
5.2.1. Criterios de diseño de formatos de instrucción 281
5.2.2. Códigos de operación con extensión 284
5.2.3. Ejemplos de formatos de instrucciones 285
5.3. DIRECCIONAMIENTO 292
5.3.1. Direccionamiento inmediato 293
5.3.2. Direccionamiento directo 294
5.3.3. Direccionamiento de registros 294
5.3.4. Direccionamiento indirecto 295
5.3.5. Indexación 297
5.3.6. Direccionamiento por medio de pilas 298
5.3.7. Ejemplos de direccionamiento 306
5.3.8. Observaciones acerca de los modos de direccionamiento 315
5.4. TIPOS DE INSTRUCCIONES 317
5.4.1. Instrucciones de movimiento de datos 317
5.4.2. Operaciones binarias 318
5.4.3. Operaciones unarias 320
5.4.4. Comparaciones y saltos condicionales 322
5.4.5. Instrucciones de llamada a procedimiento 325
5.4.6. Control de iteraciones 325
5.4.7. Entrada/salida 327
5.5. FLUJO DE CONTROL 333
5.5.1. Flujo de control secuencial y saltos 333
5.5.2. Procedimientos 335
5.5.3. Corrutinas 341
5.5.4. Desvíos 344
5.5.5. Interrupciones 345
5.6. RESUMEN 350
6 EL NIVEL DE MAQUINA DEL SISTEMA OPERATIVO 356
6.1. MEMORIA VIRTUAL 359
6.1.1. Paginación 360
6.1.2. Implementación de la paginación 362
6.1.3. Paginación por demanda y conjunto de trabajo 368
6.1.4. Política de sustitución de paginas 370
6.1.5. Tamaño de página y fragmentación 373
6.1.6. Segmentación 374
6.1.7. Implementación de la segmentación 378
6.1.8. La memoria virtual MULTICS 380
6.1.9. Memoria virtual en el Intel 80386 384
6.1.10. Memoria virtual en el Motorola 68030 390
6.1.11. Comparación de los microprocesadores 80386 y 68030 394
6.2. INSTRUCCIONES VIRTUALES DE ENTRADA/SALIDA 396
6.2.1. Archivos secuenciales 397
6.2.2. Archivos de acceso aleatorio 399
6.2.3. Implementación de las instrucciones virtuales de E/S 400
6.2.4. Instrucciones pare manejo de directorio 405
6.3. INSTRUCCIONES VIRTUALES USADAS EN EL PROCESAMIENTO PARALELO 407
6.3.1. Creación de procesos 407
6.3.2. Condiciones de carrera 409
6.3.3. Sincronización de procesos mediante semáforos 413
6.4. EJEMPLOS DE SISTEMAS OPERATIVOS 416
6.4.1. Ejemplos de memoria virtual 419
6.4.2. Ejemplos de E/S virtual I/O 422
6.4.3. Ejemplos de la administración de procesos 434
6.4.4. Comparación entre UNIX y OS/2 436
6.5. RESUMEN 438
7 EL NIVEL DEL LENGUAJE ENSAMBLADOR 445
7.1. INTRODUCCION AL LENGUAJE ENSAMBLADOR 446
7.1.1. Que es un lenguaje ensamblador? 446
7.1.2. Formato de una sentencia en lenguaje ensamblador 448
7.1.3. Comparación entre lenguaje ensamblador y lenguajes de alto nivel 450
7.1.4. Afinación de programa 451
7.2. EL PROCESO DE ENSAMBLAJE 453
7.2.1. Ensambladores de dos pasadas 453
7.2.2. La primera pasada 454
7.2.3. La segunda pasada 459
7.2.4. La tabla de símbolos 461
7.3. MACROS 462
7.3.1. Definición, llamada y expansión de una macro 464
7.3.2. Macros con parámetros 465
7.3.3. Implementación de macros en un ensamblador 467
7.4. MONTAJE (LINKING) Y CARGA 468
7.4.1. Tareas realizadas por el programa ensamblador 469
7.4.2. Estructura de un módulo objeto 472
7.4.3. Tiempo de ligadura y renunciación dinámica 474
7.4.4. Enlace dinámico 477
7.5. RESUMEN 479
8.1. ARQUITECTURA DE COMPUTADORAS AVANZADAS
8.1. MAQUINAS RISC 484
8.1.1 Evolución de la arquitectura de las computadoras 485
8:1.2. Principios de diseño de las maquinas RISC 490
8.1.3. Uso de registros 498
8.1.4. El gran debate de la RISC frente a la CISC 506
8.1.5. Un ejemplo de arquitectura RISC: SPARC 514
8.1.6. Un segundo ejemplo de RISC: MIPS 531
8.2. ARQUITECTURAS EN PARALELO 548
8.2.1. Descripción general de las computadoras en paralelo 549
8.2.2. Computadoras MIMD de memoria desarticulada 556
8.2.3. Multiprocesadores de memoria compartida basada en buses 561
8.2.4. Multiprocesadores MIMD de memoria compartida con etapas múltiples 570
8.2.5. Computadoras SIMD en paralelo y la Maquina de Conexión 577
8.2.6. Computadoras vectoriales SIMD 586
8.2.7. Computadoras de flujo de datos 592
8.3. RESUMEN 598
9 LECTURAS RECOMENDADAS Y BIBLIOGRAFIA 604
9.1. SUGERENCIAS PARA LECTURA POSTERIOR 604
9.1.1. Introducción y temas generales 604
9.1.2. Organización de computadoras 605
9.1.3. El nivel de lógica digital 606
9.1.4. El nivel de microprogramación 607
9.1.5. El nivel de maquina convencional 607
9.1.6. El nivel de maquina del sistema operativo 608
9.1.7. El nivel del lenguaje ensamblador 609
9.1.8. Arquitecturas avanzadas 609
9.1.9. Números binarios y aritmética de punto flotante 611
9.2. BIBLIOGRAFIA POR ORDEN ALFABETICO 612
APENDICES
A. NUMEROS BINARIOS 624
A.l. NUMEROS DE PRECISION FINITA 624
A.2. SISTEMAS DE NUMERACION 626
A.3. CONVERSION DE UNA BASE EN OTRA 628
A.4. NUMEROS BINARIOS NEGATIVOS 631
A.5. ARITMETICA BINARIA 633
B. NUMEROS EN PUNTO FLOTANTE 637
B.l. PRINCIPIOS DEL PUNTO FLOTANTE 638
B.2. NORMA No. 754 DE PUNTO FLOTANTE DEL IEEE 641
INDICE ANALITICO 647